fbpx

Каталог статей

Каталог статей для размещения статей информационного характера

Технології

RISC архітектура обчислювальних ядер

Основним недоліком процесорів, виконаних по архітектурі CISC, є велике число можливих шляхів пересилання даних, що призводить до ускладнення операцій, використання різних методів адресації. Всі мікрооперації у CISC процесорах мають різний формат, різну кількість операндів, а так само різний час на виконання різних інструкцій.
Аналіз набору інструкцій процесорів, виконаних по архітектурі CISC, показав, що найбільш використовувані в програмах (до 80%) інструкції процесора складають всього 20% від усіх команд CISC процесора, в той час як 80% команд маловикористовувані.
Для вирішення проблем, властивих архітектурі CISC, була розроблена нова RISC архітектура. Ядро обчислювача, виконаного за RISC архітектурі, містить набір найбільш часто використовуваних мікрооперацій, за рахунок чого на кристалі обчислювача стало можливим розміщення більшого числа регістрів загального призначення.
Основними перевагами RISC архітектури є наявність таких властивостей:
Велика кількість регістрів загального призначення.
Універсальний формат всіх інструкцій.
Рівне час виконання всіх інструкцій.
Практично всі операції пересилання даних здійснюються за маршрутом регістр – регістр.
Дані особливості дозволяють обробляти потік командних інструкцій по конвеєрному принципом, тобто виконується синхронізація апаратних частин з урахуванням послідовної передачі управління від одного апаратного блоку до іншого.
Апаратні блоки, які виділяються в RISC архітектурі:
Блок завантаження інструкцій включає в себе наступні складові частини: блок вибірки інструкцій з пам’яті інструкцій, регістр інструкцій, куди поміщається інструкція після її вибірки і блок декодування інструкцій. Ця ступінь називається ступенем вибірки інструкцій.
Регістри загального призначення спільно з блоками управління регістрами утворюють другу сходинку конвеєра, що відповідає за читання операндів інструкцій. Операнди можуть зберігатися в самій інструкції або в одному з регістрів загального призначення. Ця ступінь називається ступенем вибірки операндів.
Арифметико-логічний пристрій разом з логікою управління, яка, виходячи з вмісту регістра інструкцій, визначає тип виконуваної мікрооперації. Джерелом даних крім регістру інструкцій може бути лічильник команд, при виконанні мікрооперацій умовного або безумовного переходу. Дана ступінь називається виконавчої щаблем конвеєра.
Набір, що складається з регістрів загального призначення, логіки запису і іноді з RAM утворюють ступінь збереження даних. На цій щаблі результат виконання інструкцій записуються в регістри загального призначення або в основну пам’ять.
Особливості RISC архітектури мікроконтролерів.
Архітектура та програмування мікроконтролерів pic16f84.